来源：内容由半导体行业观察（ID：icbank）编译自「anandtech」，谢谢。

随着我们看到越来越多的嵌入式技术集成到我们的日常生活中，功能安全在计算领域变得越来越重要。ARM的汽车增强（Automotive Enhanced ：AE）IP系列产品已于2018年随着Cortex-A76AE的发布而推出。

几年过去了，现在是使用一套新的AE IP的时候了，Arm近日也推出了新的Cortex-A78AE，新产品带来了更高性能的CPU内核，并且还首次采用了AE级GPU Mali-G78AE和ISP Mali-C71AE。Arm表示，通过这一举动，它不仅在汽车领域实现了多元化，而且将范围扩大到工业和其他系统。

Hercules-AE是Cortex-A78AE

在CPU方面，新的IP并不是完全新的，因为我们去年在Nvidia宣布的“ Orin”汽车SoC时就首次听说过新的Hercules-AE设计。

顾名思义，新的Cortex-A78AE基于Cortex-A78微体系结构，与上一代Corex-A76AE相比，这意味着IPC提升了30％，性能更高。

关于IP的功能安全性，今年的新功能是引入了一种新的运行“混合模式”，该模式代表了一种如何实现ASIL-B遵从性的新体系结构，但与现有的Split相比，对性能的影响较小模式操作模式。

当前，通过在“拆分模式”（Split Mode）或“锁定模式”（Locked Mode）下运行，可以在AE CPU上实现功能安全。锁定模式非常简单，包括以锁步方式运行成对的内核，并带有额外的逻辑来控制这些内核之间的计算结果始终保持一致。这将您的吞吐量减少了一半，因为您始终可以重复完成的工作。

保持ASIL-B功能安全的拆分模式仍然需要定期检查内核以确保其正常工作，这使它们暂时不可用。问题在于DSU级别（动态共享单元– L3缓存），要对其进行检查将使整个CPU群集不可用，并且对系统的性能影响更大。

新的混合模式在DSU上增加了额外的逻辑，以使其能够进行故障检测，从而确保了连续的操作和计算吞吐量。要注意的是，DSU的这种冗余意味着附加的控制逻辑，但实际上并不包括复制L3 SRAM，这将招致较大的面积损失。

因此，新的混合模式将代表ASIL-B工作负载的更高性能的设计配置，而DSU的监听面积成本相对较小。如果供应商选择实施混合模式或保留较简单的拆分模式配置，则在设计时应考虑到额外的区域要求。锁定模式下的ASIL-D操作自然仍然需要额外的区域投资。

如前所述，Cortex-A78AE早已获得许可，Nvidia的新的具有12个内核的Orin SoC是第一个采用新内核的公开设计。

Mali-G78AE-最终引入虚拟化

除Cortex-A78AE之外，Arm还首次宣布以新型Mali-G78AE的形式发布具有功能安全功能的GPU。基于移动Mali-G78 GPU内核，我们应该期望IP从1核扩展到24核，且具有相似的性能和能效指标。

新IP的重要添加是包括了全面的硬件虚拟化，这是迄今为止公司GPU IP所缺乏的一项关键功能。

中国点头才行！美国斥资400亿收购英国芯片，想做成一家独大

通读本文之前，请您先点击上面的“关注”，如此一来，您今后的每一天都可以免费收到最新文章了，天天更新，天天精彩，每天都能看到最新的世界资讯，您的关注是我前进的动力，您的点赞是对我最大的支持，感谢大家的阅读，欢迎批评指正，请把您的高见留在评论区

硬件虚拟化对于能够将安全关键软件与其他非关键工作负载分离，确保如果发生任何错误（例如某些奇怪的工作负载使GPU驱动程序崩溃）而言至关重要，安全关键组件可以继续运行而不会问题。

三星的Exynos Auto V9是这种SoC设计的一个示例，以前它必须部署3个GPU群集（MP12 + MP3 + MP3），以确保独立的工作负载运行不会影响关键系统。

通过硬件虚拟化，Mali-G78AE的新设计将不需要多个GPU集群，而是能够使用单个GPU，从而在并发的多个工作负载之间灵活地划分内部GPU执行资源。IP支持四个这样的分区。除了硬件分区之外，软件虚拟化还允许对同一分区内的工作负载进行时分操作。

新IP支持ASIL-B标准的功能安全性-这都是设计限制，但是Arm也说这是当前客户的要求。如果在设计中放置两个相同的GPU并比较输出，则有可能在设计中实现更高的ASIL-D能力。

除了宣布新的CPU和GPU IP之外，我们还看到该公司现有的Mali-C71 ISP IP用新的C71AE进行了扩展，该C71AE增加了对ASIL-B和SIL2完整性检查的支持。

今天发布的公告的一部分还包括Arm对参考自主平台的支持：

除了这些令人惊叹的新硬件技术之外，我们还致力于为系统的开发人员提供支持。对于软件开发人员，我们正在使自治应用程序中熟悉的云原生技术能够简化开发，而Arm开发解决方案可加快软件开发和验证速度，同时缩短部署路径。对于自主芯片的开发人员，我们的物理IP，培训和设计审查有助于降低风险。

点击文末【阅读原文】，可查看本文原链接。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第2448期内容，欢迎关注。

第三代半导体真的会火吗？

半导体并购的池子

1nm将如何实现？

晶圆｜IP｜SiC｜并购｜射频｜台积电｜Nvidia｜苹果